ele - elektrotechnika :: Remember, remember, the velvet November


node:	ele - elektrotechnika
template:	4
parent:	electricity
owner:	soc
viewed by:
created:	05.12.2005 - 21:14:58
updated:	28.03.2012 - 21:41:22

cwbe coordinatez:
101
63533
766908
2016246

ABSOLUT
KYBERIA

permissions
you:	r,
system:	moderated
net:	yes

ian carry	0
vlku	0
phonic	0
NiO	0
Hawros	0
wern	0
skriatok5	3

Elektrotechnicke informacie, navody a taq

vseobecne, analog
MCU
FPGA

0000010100063533007669080201624606575677

tema: navody na analogove el. obvody... zosilovace, filtre, zdroje, simulacny sw, vsetko
prispevky su vitane

000001010006353300766908020162460657567706676099

Mozno na tieto veci prichadzam neskoro ale tu su rozne suciastky pre inspiraciu:

Kable

Dosky mavaju signaly vyvedene na koliky s roztecou 2.54mm, k tomu su dobre dutinkove kable ale vsade som ich videl predavat extreme draho, az na dealextreme. Tieto mam doma maju pomerne hrube kable. Maju tam aj dlhsie ale tensie.
Tiez maju prepojky do kontaktnych poli.
Klucove slova breadboard wires, jumper female

pohony

Tu je velmi lacne servo (dx), uvadzaju ze ma torque 2kg/cm, ktovie ci ano. Na prve odskusanie je urcite idealne. Maju tam aj drahsie... klucove slovo servo.
Update: Nasiel som este lacnejsie servo na ebay-i.

Na ebayi je akysi extremne lacny krokovy motor 28BYJ-48-5V. Existuje vo verziach 5V a 12V.
Ma to akesi podivne zakoncenie na co som nasiel iba ozaj drahe spojky, neviem este aky rozmer treba k tomu krokacu, klucove slova: stepper motor flexible coupling coupler cnc
Az mi dojdu 2 exemplare dam vediet o skusenostiach.
Update: ten 5V motor spolu s doskou uz mam doma a funguje, sekvencia je ako v datasheete, s riadiacou doskou s ULN2003 z ebayu ma sekvenciu IN4,IN3,IN2,IN1 aby sa tocil po smere hodinovych ruciciek
Klucove slova: 28BYJ-48-5V 28BYJ-48-12V arduino stepper motor

Tiez k nemu dodavaju hotovu riadiacu dosku s cipom UL2003, vraj sa na tych doskach obcas lisi zapojenie.
Klucove slova: stepper motor driver board UL2003

Ta doska stoji najlacnejsie 2.39$ Spolu s 3.08$ za krokac to je 5.47$ za jeden pohon co nieje zle. Tusim je to prave ten motor na yt

sonar

Najlacnejsie som ho videl za 2.7-3$ na ebayi, ide o modul HC-SR04 Odoslete mu trigger impulz a vrati naspat HI log. uroven. ktorej trvanie treba odmerat casovacom a z tej doby sa spocita vzdialenost najblizsej prekazky. Jeden tento modul som mal zapojeny na osciloskope a verim ze to funguje, aspon pre predmety dost rozmerne. :) Existuju aj moduly so seriovou komunikaciou no drahsie. Tu je nejaky srandovny projekt.

RGB kamera

...na ebayi. Kedze mam vyvojovu dosku s FPGA premyslal som ci by som neskusil spravit nejaky machine vision projekt alebo aspon nieco na styl stereo kamera/fotoaparat.
Ten modul stal najlacnejsie nieco nad 8$ typicky 10$ a ma rozlisenie 640x480 a nejaku slabu citlivost, maju tam aj drahsie. Tipujem ze maju tie moduly otrasnu optiku.
Klucove slova: OV7670 camera module VGA, OV7725
urcite existuju dalsie typy

00000101000635330076690802016246065756770667609906694311

presne ten sonar mam doma, funguje vyborne, arduino ma nan hotovu kniznicu..akurat na velke vzdialenosti sa tazko chyta odraz..pomohlo, ked som mu dorobil golier - taku malu parabolu..

inak tie steppermotory zhanam uz dlho..skusim kupit zo 2 aj s tymi riadiacimi jednotkami..hcem si spravit slider pre kameru, aby som si mohol predprogramovat pohyb,....vrela vdaka za takyto zoznam

000001010006353300766908020162460657567706575474

zapojenie je nazyvane twin T notch filter

teoria

na svojej strednej frekvencii ma teoreticky nekonecny utlm prakticky vraj az 41dB

stredna frekvencia sa spocita:
fc = 1 / (2 * PI * R * C)
nasobok potrebnych hodnot suciastok sa ziska po uprave rovnice:
R * C = 1 / (2 * PI * f)
ak chcem vediet aky rezistor mam pouzit ak mam kondenzator C:
R = 1 / (2 * PI * f * C)
treba skusat kondenzatory rad radom podla hodnot dostupnych v eshope

Prakticky som realizoval zatial jeden filter na odstranenie 50Hz, ktory bude urceny
pre prijem schumanovej rezonancie zeme. Zapojil som ho medzi zvukovku a reprosustavu a zmizli zo zvuku najhlbsie basy 45-55Hz a hw ani sw ekvalizer ich nedostal naspat.
R = 33k, C = 100n
Pre presnost hodnot som R/2 a 2C zapojil 2 rezistormi 33k paralelne a 2 kondenzatormi tiez paralelne cim sa dosiahnu pozadovane hodnoty.
update: na osciloskope (video) som urcil utlm 50Hz na cca 21dB +-2, avsak som mal zasumeny vstup, takze
ten utlm na danej frekvencii mohol byt vyssi a pricitane interferencie (najskor daleko vyssich f. ako 50Hz) mohli robit dojem ze oslabeny signal je silnejsi.

50Hz zadrz v konzerve od pretlaku

Druhu zadrz ktoru planujem postavit je ladena cca na 88MHz pre sirokopasmove radio, pretoze uplne na celom rozsahu pasiem na nom od par MHz az po tych 108MHz preraza miestne lokalne radio express + zmes radii z 1450W vysielaca, to potom nic ine vzdialene dobre nezachytim... Nepresnost suciastok vie pohnut s takymto VF filtrom o +-5MHz. R = 22 ohm, C = 82pF

00000101000635330076690802016246065756770657547406591418

chcel by som ti dat do pozornosti LTspice je free a na taketo jednoduche obvody uplne postacuje, urobil som simulaciu toho obvodu na obrazku

tu su screeny zo simulacie -1-, -2-

download
len neviem preco to pri uploade odstrelilo priponu zip

0000010100063533007669080201624606575677065754740659141806591849

dakujem, najprv som pouzival vseliake online kalkulatory ale naposledy som pouzil PSIM a v nom som pustil dynamicku analyzu ale nenapadlo ma sem hodit graf

000001010006353300766908020162460657567706575474065914180659184906594893

uz to je fixnute

00000101000635330076690802016246065756770657547406591418065918490659489306630325

presvedcil si ma, prechadzam na ltspice, psim kresli otrasne grafy, ako sa tu s nim hram tak sa mi paci ze mozem po obvode chodit s virtualnym testovacim hrotom

0000010100063533007669080201624606501906

Forum o FPGA

vyrobcovia vyvojovych kitov:
digilent inc (FPGA pouzivaju od Xillinx)

kde zohnat hw:
http://shop.trenz-electronic.de/
http://www.dfcdesign.cz/ (primarne dosky od digilent inc., su v Brne, jeden z nich je z FEKT/VUT, u nich je to nejake drahe)

navody:
popis numerickych kniznic (peklo pretypovavania, pouzitie: abstrakcia scitania a odcitania, citacov vo VHDL)

000001010006353300766908020162460650190608620286

pozeram, ze tu to zije :)

ja sa prave len zacinam ucit, a (asi ako kazdy) mam dilmeu VHDL vs Verilog.

zatial sa ucim VHDL, lebo syntax mi prisla zrozumitelnejsia, no uz pri druhoch datovych typov mi to prijde cele nejako divne vymyslene a neviem ci by mi Verilog nesadol predsalen lepsie...

nechapem napriklad, preco pre fixed-point existuje okrem signed a unsigned este aj integer... vsade sa hovori o tom, ze to nie su programovacie jazyky, ale jazyky na opis hardware, no nebude ten integer prave na HW urovni identicky s UNSIGNED? ma to nejaky dovod, preco to vo VHDL je takto?

je mi jasne, ze pri integer sa da zadat ako max hodnota aj ine cislo nez 2^n, no neni na HW urovni to iste ked mam integer 0-200 vs 8-bit unsigned (0-255) ?

00000101000635330076690802016246065019060862028608620377

https://stackoverflow.com/questions/23253768/vhdl-unsigned-vector-vs-integer-comparison

0000010100063533007669080201624606501906086202860862037708620404

ked mne nejde o to, ze ake rozdielne features ktoremu datovemu typu zadefinovali, skor by som rad pochopil, aky ma zmysel mat pre prirodzene cisla dva rozne datove typy. (a btw, v tom linku tym "comparison" v nadpise nemysleli porovnavanie features tych dvoch datovych typov, ale riesia kedy/ako ich mozu medzi sebou doslova porovnavat v zmysle vacsie mensie rovne ... )

kazdopadne, napr ked si vyhradim miesto pre integer s rozsahom 0-255 a zapisem do neho 170 vs si vyhradim miesto pre 8-bit unsigned a zapisem do neho 10101010, nebude to na HW urovni identicke?
Ak ano, tak aku ma vyhodu, ze sa to da vo VHDL opisat dvoma roznymi sposobmi?
ja vidim zatial len nevyhody - napr ze podla toho, ktorym sposobom (int alebo unsigned) opisem tych istych 8-bitov, ma od toho momentu zacne VHDL jazyk umelo obmedzovat v tom, co s tymi 8-bitmi mozem robit. (lebo int a unsigned maju ine moznosti).

v jazyku, ktory ma opisovat low-level HW vrstvu, navyse v jeho uplnych zakladoch (nie nejaka vysoka abstrakcia), mi to prijde nejake divne, tak by som chcel pochopit, preco/naco to tak je / preco existuje integer a nemame namiesto neho silnejsi unsigned, ktory by umoznoval to iste,, ked je to na HW urovni to iste a ak to spravne chapem, tak sa aj pouzivaju oba typy na to iste (prirodzene cisla)

mi mozno nieco zasadne unika... mozno pochopim ked mi dojde devboard a zacnem s tym realne robit...

000001010006353300766908020162460650190608261509

000001010006353300766908020162460650190606680809

Tieto veci sa tykaju pouzivania Xillinx ISE Webpack spolu s technologiou Spartan 3E a pouzity jazyk je VHDL z roku 1993. Priebezne doplnam nove veci.

Konkretna vyvojova doska Digilent Nexys2 1200k

Doska obcas invertovala vystup na LED, a robila divy s vystupami.
Prekutal som dizajn, dal som konstantne testovacie vystupy... a dizajnom to nebolo.
Nakoniec to bol jumper na doske ktory prepina medzi rezimami JTAG a ROM.
Dizajny som nahraval z pocitaca cez JTAG aby sa mi neopotrebovala ROM-ka a prepinac
som mal v polohe ROM. Tak som to prehodil na JTAG...

Neuplne specifikovane pole signalov v UCF

Chcel som zobrazit obsah 8 bitoveho citaca na LEDky.
Po uspesnom prelozeni dizajnu a nahrati do vyvojovej dosky
sa stalo nieco zvlastne... 3 LED zobrazovali to co maju avsak
zvysnych 5 signalov sa objavilo na nespravnych pinoch, nastastie na
7 segmentovom displeji, v tomto pripade sa nic nemohlo odpalit.
Dovodom chyby bolo ze som zabudol upravit UCF subor ktory urcuje ktory
pin na FPGA sa pouzije a ake ma meno v dizajne.

Nespravny Obsah UCF

# Leds
NET "Led<0>" LOC = "J14";
NET "Led<1>" LOC = "J15";
NET "Led<2>" LOC = "K15";
#NET "Led<3>" LOC = "K14";
#NET "Led<4>" LOC = "E17";
...

Syntetizer nevyhodil chybu, uplne mu stacilo ze boli nadefinovane
3 z 8 LED signalov a ze zvysne chybaju bolo v pohode...
Odkomentoval som teda zvysne def. signalov a islo to v pohode.

Syntetizer vyoptimalizuje nieco prec a chvali sa tym

Robi to pravdepodobne preto, ze ta vec moze sice nieco pocitat a produkovat vystupy,
ale tie vystupy nikde niesu pouzite, tak sa dana cast dizajnu nepouzije...
Napriklad som si spravil obycajny n-bitovy citac s jednym carry vystupom. A v jednom
pripade z neho pouzijem vsetky bity az na ten carry ktory nepotrebujem, tak ten stupen
ktory ho produkuje je nepotrebny.

Syntetizer vyoptimalizuje prec vec, ktora je spravne zapojena do dizajnu

Toto sa mi stalo s nejakym citacom ktory mal active low reset, ale pustal som do neho
active high reset. Syntetizer si najskor odsimuloval ci nedojde k nejakemu ustalenemu
stavu alebo co a usudil ze aj ked nejakych tych 8 cyklov po starte ta vec nieje v resete
(akorat ked su vsetky dobre zapojene komponenty v resete) ale po skonceni resetu
uz ostane (chybne) navzdy resetovany a bude mat konstantne vystupy. Tak to vyhodil prec.
Takejto blbej chybe sa snazim vyhybat systemom ze to co ma negativny reset nazyvam resetn.

Chybove hlasky

can not have such operands in this context

To moze tiez znamenat ze v podmienke if bola pouzita neexistujuca premenna alebo signal.
Treba skontrolovat ci nazov v podmienke sedi s jeho deklaraciou.

000001010006353300766908020162460650190606509918

Tu je par mojich malych FPGA pokusov

nazov	yt	svn	popis
servo test	video	-	kod na testovanie analogoveho RC serva, z tych 3 kusov mozno bude jednoduche roboticke rameno
LFSR	video	kod	linear feedback shift register s velkou periodou... mozno by sa to dalo zavesit na stenu, s vhodnym LFSR sa da spravit scrambler a k nemu descrambler aby sa nejaky signal pred odvysielanim zbavil dlhych pasazi s rovnakou logickou hodnotou
tempest tx	video	kod	Aj takto sa da pouzit sirokopasmove radio, na odladovanie beziacich ocilatorov alebo na sledovanie sily interferencie, ktoru produkuje nejaka doska, v FPGA sa daju signaly jednoducho modulovat logickou funkciou AND... signal 50MHz AND 800Hz a mate tempestovy vysielac, iba ten signal treba pripojit na externy pin a cesticka na DPS sa postara o rusenie par metrov okolo
citac s 4x7seg displejom	video	-	jedna z prvych veci co som skusil, pre kazdu cifru pouzivam BCD citac s periodou 10, tym sa da vyhnut prevodom z binarnej sustavy do dekadickej. Citace su zretazene cez prenos a kazdy citac je zapojeny na jednu cifru bloku co riadi displej. Tento blok striedavo rozsvecuje jednu zo 4 cifier pripojenim jej spolocnej elektrody na napajanie.
led test, binarny citac	video	-	Prvy test, jednoduchy binarny citac je pripojeny na zdroj hodin 50MHz, jeho 8 MSB bitov, ktore blikaju viditelnym okom su napojene na 8 LED.

00000101000635330076690802016246065019060650991806584492

spartan3 je fajn hracka :)

000001010006353300766908020162460650190606502142

pri robeni projektov na moju dosku Nexys2 1200K pouzivam sw ISE Webpack, co je zadarmo a je limitovany kapacitou FPGA do 2000 'kilogates'.
Pouzivam z webpacku program Project Navigator. Pri vytvarani projektu udavam ako working directory work aby sa nerobil bordel v korenovom adresari, vystupny subor (.bit), ktory sa da nahrat do FPGA sa objavi v tom work adresari.

FPGA projekt sa sklada z tychto suborov:
nieco.ucf - user constraints file - obsahuje pomenovanie a nastavenie pinov FPGA v projekte
abcde_top.vhd alebo abcde_top.v - modul ktory je priamo pripojeny k pouzitim pinom na FPGA, pre prehladnost moze byt projekt rozdeleny do viacej suborov - do schematickym blokov/modulov
dalsie_subory.vhd - obsahuju dalsie schematicke bloky mozu sa vnorovat

subory vhd / verilog obsahuju popis obvodu ktory bude FPGA zastupovat, ci uz na abstraktnejsej urovni napr. pomocou procesov (co chcem aby to robilo) alebo na nizsej urovni (logicke rovnice, alebo aj instancovanie ozajstnych struktur priamo z FPGA ako napr. nasobicky, XOR logika, carry chainy a pod.)

Dalej popisem pouzitie jazyka VHDL.
kazdy vhdl subor obsahuje vzdy jednu entity
entita je ten schematicky blok, ktory ma nejake rozhranie - vstupy a vystupy
a potom svoju architekturu - popis co to ma robit + ake dalsie bloky su do toho vnorene.

priklad ucf suboru

NET "Led<0>" LOC = "J14"; # vytvori pole 4 signalov Led
NET "Led<1>" LOC = "J15"; # J14 a pod. je znacenie pinu na cipe FPGA
NET "Led<2>" LOC = "K15";
NET "Led<3>" LOC = "K14";

primitivny priklad top suboru

-- pouzita jedina kniznica
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- popis rozhrania projektu, iba jeden vystup na 4 LED
entity simple_led is
Port ( led : out STD_LOGIC_VECTOR (3 downto 0) );
end simple_led;

-- popis toho ako modul funguje...
architecture Behavioral of simple_led is
-- sem by isli pomocne signaly
begin
-- napevno pripoji led vystup na definovane log. hodnoty
led <= "1010";
end Behavioral;

0000010100063533007669080201624606501894

Forum o mikrokontroleroch

000001010006353300766908020162460650189407045828

ibutton - bezne rozsirene elektronicke ID pouzivane na odomykanie vchodovych dveri na barakoch a ktovie na co vsetko

Mam jeden ibutton na klucoch a denno-denne ho pouzivam tak ma celkom zaujimalo ako sa ta technologia pouziva.

Vyraba ho firma Maxim, existuje viac variant ibuttonov, niektore obsahuju iba 64 bitove ID, a tiez su take co obsahuju nejakych par kilobitov pamate, niektore sa daju prepisovat a na niektore sa iba zapisuje.

Zoznam sa da najst napr. tu aj s popisom komunikacie: app74.pdf

Obal ibuttonu je plochy okruhly a ocelovy a pripomina male ploche baterky. Ma na sebe iba 2 kontaktne plochy:
- ta co zabera chrbat a bok je GND
- ta mensia spredu sluzi zaroven na napajanie a data

Takto vyzera moj provizorne vyrobeny konektor, boli pouzite 2 kusy M3 skrutiek a maly kus preskrabanej DPS:

'Paraziticke' napajanie je zaujimave, funguje to vdaka tomu, ze datova zbernica na ktoru sa ibutton pripoji ma 4.7kOhm pullup rezisor, takze je na zbernici pritomne stabilne napajacie napatie, ak sa prave nekomunikuje.

Komunikacia: je pouzity "1 wire bus",
principalne ked je zbernica idle, je na nej pritomne napajacie napatie ... HIGH
komunikaciu zahaji master stahovanim zbernice na 0V... LOW

Elektricke rozhranie s MCU:
DATA pin ibuttonu je zapojeny na 5V cez 4k7 pullup rezistor. (Mozno pojde aj 3.3V)
Na tahanie DAT dolu sa da pouzit NPN tranzistor s bazou pripojenou k vystupnemu digit. pinu na arduine cez rezistor 1k. Potom, vysielanie 1 a 0 je invertovane.
Tu je ina podobna schema s FET tranzistorom z [2]:

Cely podstatny postup pouzivania zbernice je zhrnuty v tejto tabulke:

Tabulka je z pohladu mastera, v casovani vysielania nul alebo jednotiek je uz zahrnuta pauza medzi vysielanymi bitmi.

Datasheet od konkretneho ibuttonu je tu

So samotnym ibuttonom sa pracuje takto:
1. resetuje sa zbernica
2. v istom okamihu po resete sa da zachytit presence impulz od ibuttonu
3. master odvysiela 8 bitov znaciacich prikaz read ROM (33h alebo 0Fh) v LSB poradi napr 33 hexa bude 1, 1, 0, 0, 1, 1, 0, 0
4. potom master 64 krat precita bit z ibuttonu
5. skontroluje sa ci sedi CRC a ak nie moze sa citanie opakovat

v 64 bitoch sa nachadza (v poradi od prveho po posledny prijaty byte):
8 bitov pre family code (pride v bitovom poradi LSB)
48 bitov (iba) je ID kluca (pride v bitovom poradi LSB a navyse prvy byte je LSB byte, takze na puzdre su napisane bytey v opacnom poradi)
8 bitov je CRC (pride v bitovom poradi LSB)

Cely kod je laserom vypaleny na obale kluca ale ten sa nosenim doskriabe tak ze to chvilu trva z neho precitat. Vlavo hore na obrazku 89 hexa znaci checksum, vpravo hore 01 hexa je family code a 00 00 00 FB C5 2B je samotne ID kluca.

Postup vypoctu CRC je popisany v datasheete.

Pointa: Precitanie dat z ibuttonu je praca na jeden az 2 nudne vecery, ak sa k tomu prida ten treti az stvrty moze vzniknut projekt elektronickeho dveroveho zamku alebo niecoho trochu ineho... klonovaheho kluca. Tiez sa da dat dokopy siet digitalnych teplomerov (tie este nemam) ktora si vystaci s dvojlinkou.

Bezpecnost ibuttonov: ibutton sa nelisi od obycajneho kluca tym, ze sa da ukradnut, stratit alebo kopirovat Len netreba zabudat ze jeho skopirovanie/emulacia je po technickej stranke trivialne jednoducha, aj ked sa to neda zariadit na kazdom rohu alebo v Tescu ako s klasickym mechanickym klucom... hotove riesenia sa daju kupit, napr. z ciny.
Tu je nejake info o utoku na platobny system Bostonskeho metra

Co treba na (aspon) precitanie ibuttonu:
arduino, seriovu komunikaciu s PC,
ibutton konektor, 4k7 rezistor, 1k rezistor a tranzistor.

rozne odkazy:
[1] datasheet k ibuttonu DS1990R
[2] ako komunikovat
[3] komunikacia s pouzitim PIC uc
[4] ake existuju 1 wire zariadenia

000001010006353300766908020162460650189406742161

--work in progress--

*=*=*=video=*=*=*

Nejaky nemec navrhol programator USB ASP, je kompatibilny s programom avrdude, bezi na linuxe aj windowse. Nedavno som si ho objednal z ebayu potom co som zbadal ze stoji iba 3.8$ aj s postovnym. Tu su moje skusenosti:

Programator som objednaval od obchodnika yourlab a prislo to za 10 dni (slusny vykon na Cinu).
Je na nom napisane USB ASP V2.0 Lcsoft Studio.
Ma na sebe 2x5 pinovy konektor ktory pasuje do samoreznych konektorov na ploche datove kable (ako stary IDE/floppy kabel).

Doma som si urobil breadboard s paticou pre atmega8, takym 2x5 pinovym konektorom aby som mal kde zapojit USB ASP a este som pridal kopu 2.54 kolikov aby som sa dostal ku kazdemu pinu procesora.

Mam Windows 7 64 bit a software pre programator som zlozil z tychto 2 archivov:
USBasp-win-driver-x86-x64-ia64-v1.2.4.zip
avrdude-5.11-Patch7610-win32.zip

Pri pouzivani s avrdude vyhadzuje warning ze sa neda zmenit rychlost SCK hodin.
Podarilo sa mi nahrat blikaci test do 5 roznych AVR-iek a to 3x atmega8, atmega168 a atmega32 a to niektore boli prepoistkovane :)
S tymi co nereagovali som si poradil tak ze som im pustil do vstupu XTAL1 16MHz obdlznik, potom sa zase dali prepoistkovat. Ten obdlznik som ziskal z monolitickeho oscilatora z GME.

UPDATE: na mojom kuse su naletovane 3 piny vdaka ktorym sa da vybrat medzi 3.3V a 5V ako napajacim napatim ktore doda programator mikroprocesoru.

000001010006353300766908020162460650189406497579

TI Launchpad

Vyvojova doska za 4.3$, doprava z USA zdarma, clo zdarma, no nekupte to.

doska

Pripaja sa k PC pomocou USB, ma to obvody umoznujuce nahravat novy kod, ladenie - krokovat kod v mikrokontroleri, pozerat do registrov a pod.
Na doske su 2 LED a jedno user a reset tlacitko. Okrem toho tu je patica na uc, volne miesto na krystal 'napajkuj si sam prilozeny mikrokrystal'. Vsetky piny su vyvedene na 2x jednoradove 2.54 koliky (prilozene su dutinky kto si chce vymenit...)
Prilozene su: MSP430G2553 a MSP430G2452, oba su 16 bitove.

software

Na linuxe je mspdebug, ktorym sa da do uc nahrat novy kod a ladit ho. Kod v linuxe skompiluje msp430-gcc. Vo windows staci mat Code Composer Studio za registraciu na TI stranke, dokaze sa spojit priamo s doskou a ukazovat ktory riadok sa prave spustil a pod., obsahuje demo kody.

napaleny demo kod

blika striedavo s LED, po stlaceni user buttonu zacne vysielat ASCII znak so zmeranou teplotou vo fahrenheitoch cez sw seriovy port -> obvody na doske -> USB -> na virtualny COM port na PC

zadrhely

CCS web instalator vo windows zlyhal s chybou cannot create socket... stahoval som ten kompletny
Skusal som kompilovat msp430-gcc pomocou navodu v odkazoch, no zastavilo sa to, neviem preco... pouzil som verziu z Fedora repozitaru. Hlavickove subory pre jednotlive modely uc su nedokoncene... chybaju napr. tie pre model MSP430G2553 a treba dohladavat premenne v hlavickach pre ine modely.

User tlacitko na pine P1.3 nema v hw pullup rezistor takze sa stale javi v log. 0 az kym sa nezapne interny pullup rezistor v uc...
pre moj MSP430G2553:
P1DIR&=~0x08; // P1.3 bude vstup
P1OUT|=0x08; // bude to pull-up
P1REN|=0x08; // povoli pullup rezistor

V linuxe na 2 strojoch sposobuje prilozene demo nepredvidatelne chovanie seriovej komunikacie, na jednom stroji treba:
1. odpojit kit z USB
2. zapojit kit
3. resetovat kit
4. az potom sa pokusat nastavit a otvorit COM port /dev/ttyACM0

odkazy

hackaday, ako na launchpad v linuxe
nejaky tutorial
datasheet od MSP430G2553, nieje tam vsetko
datasheet od rodiny MSP430x2xx, popisane periferie
o pull-up rezistore pre push button

000001010006353300766908020162460650189406497579

TI Launchpad

Vyvojova doska za 4.3$, doprava z USA zdarma, clo zdarma, no nekupte to.

doska

software

napaleny demo kod

blika striedavo s LED, po stlaceni user buttonu zacne vysielat ASCII znak so zmeranou teplotou vo fahrenheitoch cez sw seriovy port -> obvody na doske -> USB -> na virtualny COM port na PC

zadrhely

odkazy

hackaday, ako na launchpad v linuxe
nejaky tutorial
datasheet od MSP430G2553, nieje tam vsetko
datasheet od rodiny MSP430x2xx, popisane periferie
o pull-up rezistore pre push button

00000101000635330076690802016246065018940649757906515619

ako som tak skusal spravit multiplexer tak to blblo a nechcelo to rozsvietit viac ako prve 2 cislice na displeji, ako som neskor zistil bol aktivovany watchdog a ja som ho nenuloval... tak sa to cele resetovalo skor nez sa stihli ostatne cislice rozsvietit.
vypnutie watchdogu na MSP430 G2 553 a dalsich MSP430G MCU:
WDTCTL = WDTPW +WDTHOLD; // Stop Watchdog Timer
alebo miesto vypnutia jeho pravidelne nulovanie:
WDTCTL = WDTPW + WDTCNTCL;

00000101000635330076690802016246065018940649757906503102

ziskanie presneho zdroja hodin

DCOCLK - interny oscilator, da sa externe nastavit rezistorom, jeho frekvencia sa da menit za behu, no moc presny nieje a pri seriovej komunikacii sa obavam ze rychlost bude nespravna
LFXT1 - jeho XIN, XOUT piny pre krystal su vyvedene na dosku na miesto kde moze byt napajkovany krystal, pozor pri procesore G2xx[1,2,3] napr MSP430G2554 nieje podporovany high frequency mode, ale mal by zarucene fungovat s prilozenym 32768Hz krystalom, alebo sa don moze priviest externy zdroj hodin (400kHz-16MHz). Kondenzatory na DPS nenapajkovali ale uC ma v sebe zabudovane 4 konfigurovatelne druhy od 1pF do 12.5pF
XT2CLK - mal by fungovat s krystalmi, rezonatormi a ext. hodinami od 400kHz do 16MHz zda sa ze G2553 XT2CLK nema

krystal 32768Hz
napajkoval som do predpripravenych dierok nejaky 32.768Hz krystal co som mal (na pajkovanie toho mikro som si netrufal) a s implicitnymi nastaveniami sa oscilator rozbehol
// nastavenie LFXT1 pre 32768Hz xtal:
BCSCTL3 &= ~(64|32); // (implicitne po spusteni)
// nastavenie kondenzatorov LFXT1 na 12.5pF:
BCSCTL3 |= 4|8; // implicitne su 1pF
// pre otestovanie sa vysledny signal vyvedie na pin P1.0
// po jeho skonfigurovani ako vystup hodin ACLK:
P1SEL |= 1; P2SEL &= ~(1);
// po jeho nastaveni ako vystup
P1DIR |= 1;
// signal na pine P1.0 sa teraz da zmerat frekvencnym citacom

video

00000101000635330076690802016246065018940649757906502815

Aká náhoda... včera som to držal v ruke. Priniesol si to kamarát na prednášku a hral sa s tým. On to chce použiť ako súčasť nejakého GPS lokátoru na model lietadla.

0000010100063533007669080201624602044816

http://x86.sk/~social/radiokom.pdf

zaklady, este to nieje kompletne + pravdepodobne je tam zopar chyb, ale je to viac nez ako ucebnica :)
a prosim NESIRTE TO DALEJ, viz text...